

⑫ 公開特許公報(A)

平2-196328

⑬ Int. Cl.³

識別記号

庁内整理番号

⑭ 公開 平成2年(1990)8月2日

G 06 F 7/52

3 1 0 C

7056-5B

審査請求 有 請求項の数 1 (全13頁)

⑮ 発明の名称 浮動小数点演算装置

⑯ 特 願 平1-299887

⑰ 出 願 平1(1989)11月20日

優先権主張 ⑱ 1989年1月13日 ⑲ 米国(US) ⑳ 297016

⑳ 発 明 者 ロバート・ケビン・モントーイ アメリカ合衆国テキサス州オウスチン、マウンテン・トライル6903番地

㉑ 発 明 者 ジョン・コーク アメリカ合衆国ニューヨーク州ベッドフォード、パウン・リッヂ・ロード87番地

㉒ 出 願 人 インターナショナル・ビジネス・マシーンズ・コーポレーション アメリカ合衆国10504、ニューヨーク州 アーモンク(番地なし)

㉓ 代 理 人 弁理士 頓宮 孝一 外1名

明 細 書

1. 発明の名称 浮動小数点演算装置

2. 特許請求の範囲

A×Bを乗算して第1部分結果を生成する手段、

Cを上記第1部分結果と桁合せする手段、

上記第1部分結果と上記の桁合せされたCを加え合わせる手段、

上記Cオペランドが上記第1部分結果同士の和よりも桁が高い場合に、上記Cオペランドを増分する手段、及び

上記結果を正規化する手段

を含み、

上記乗算がCオペランドの上記の桁合せと並行して実行される、

浮動小数点数演算(A×B+C)を実行するための装置。

3. 発明の詳細な説明

A. 産業上の利用分野

本発明は、一般にデータ処理に関し、より詳し

くはA×B+C型の3元演算を浮動小数点数演算機構で実行する改良された装置に関する。

B. 従来技術

浮動小数点数計算の処理は、最新式コンピュータ演算にとって重要である。経験によれば、汎用演算処理装置は浮動小数点数の計算にあまり適していません、その結果、数値中心の計算を扱うために、専用の浮動小数点数演算機構(FPU)や演算処理装置が開発されている。

浮動小数点数演算用ハードウェアの潜在的ユーザは、デスクトップ・マイクロコンピュータから、信号処理システムや並列処理システム、さらには大型メインフレームにまで及んでいる。

浮動小数点数に対して加算、減算、乗算、除算など種々の演算を行なうのに、浮動小数点数演算機構が必要となることがある。浮動小数点用ハードウェアの中には、超越関数などその他の算術演算を支援する組込み機構を備えているものもある。

浮動小数点数演算処理装置がその機能を実行する速度を最大にすることは常に有用であるので、

性能利得を得るために用いられる既知の1つの方法は、特定の浮動小数点機能を実行する専用ハードウェアを設けることである。たとえば、算術関数のある種の組合せは、計算中で規則的に発生する。本発明は、 $A \times B + C$ 型の数式の計算に最適な、浮動小数点数演算処理装置で使用される装置を対象としている。様々な重要な数学的概念には、たとえば、

$\sum_{i=1}^3 A_i \times B_i = A_0 \times B_0 + A_1 \times B_1 + A_2 \times B_2 + A_3 \times B_3$ の形の内積や $A \times^3 + B \times^2 + C \times + D = D + x(C + x(B + A \times))$ というホーナー法など、この種の計算が含まれる。

多くの浮動小数点用ハードウェア機構は、VLSI(超大規模集積回路)を用いて実現され、VLSI浮動小数点数演算機構の設計者は、特定の機能が占める空間の大きさ、及び演算速度を最大にすることによる浮動小数点数演算機構の性能の最適化も考慮しなければならないことが多い。従来の浮動小数点数演算機構の設計では、乗算と加

- 3 -

せることにより必要な要素を減少させるものである。

C. 発明が解決しようとする課題

したがって、本発明の目的は、 $A \times B + C$ (A 、 B 、 C は浮動小数点数)の演算を行なえる単一ハードウェア構造を提供することである。

もう一つの目的は、入力から $A \times B + C$ 演算の結果までの遅延を最小にすることである。

もう一つの目的は、1回の丸め演算を行なうことにより、 $A \times B + C$ 演算の精度を上げることにある。

もう一つの目的は、 $A \times B + C$ 演算を行なうのに1つの機構だけで済ませることにより、必要なハードウェアを減らすことである。

もう一つの目的は、 $A \times B + C$ 演算用の3つの入力ポートと1つの出力ポートを備えた単一の機構を作成することにより、入力/出力ポートが少なくなった機構を提供することである。

もう一つの目的は、 $A \times B + C$ 演算を表現するための3つの入力オペランドと1つの出力オペラ

- 5 -

算に別々のハードウェア機構を使用し、また乗加算($A \times B + C$)演算が頻繁に必要なときは、上記の2つの機構を接続する方法を使用してきた。高速乗算には、IEEE Transactions on Computers、EC-13、1964年2月、pp. 14~17に所載の、C. S. ウォーレス(Wallace)の論文「高速乗算機構に関する提言(A Suggestion for a fast multiplier)」に示されているような高速加算機構がその最終段階で必要である。

高性能設計のためには、($A \times B + C$)を実行するハードウェアは下記のことを必要とする。

- ・ 2個の加算機構(乗算用に1個と加算用に1個)
- ・ 2個の丸め処理機構(乗算用に1個と加算用に1個)
- ・ 4個の入力ポート(乗算用に2個と加算用に2個)
- ・ 2個の出力ポート(乗算用に1個と加算用に1個)
- ・ 2個の命令(乗算用に1個と加算用に1個)

本発明は、乗法演算子と加法演算子を組み合わせ

- 4 -

ンドを備えた機構を作成することにより、命令要件が減少した機構を提供することである。

D. 課題を解決するための手段

本発明の目的及び特徴を説明する好ましいが例示的な実施例によれば、 $A \times B + C$ 型の浮動小数点数演算を実行するための新しい装置と方法が提供される。 A と B の乗算を実行し、それと同時に加数 C を加算のために桁合せさせる。

結果 $A \times B + C$ (A 、 B 、 C は浮動小数点数)を生成する単一の浮動小数点数演算機構が提供される。オペランド C は、乗算の開始段階と並行してシフトされる。結果は、1回の加算と正規化によって生成され、ハードウェア、遅延、及び丸めの誤差が減少する。

E. 実施例

本発明は、 $A \times B + C$ 型の高速かつ正確な浮動小数点数算術演算を実行する装置を提供する。

浮動小数点数は、符号付き仮数に基数の整数べきをかけた形をとる。すなわち、10進表記法では、数101.32は 0.10132×10^3 と

- 6 -

寄かれ、3が指数、0.10132が仮数である。
この例で、数の基底または基底は10である。浮動小数点数表記法は、またその他の基底を用いた数にも使用でき、高速デジタル・コンピュータの場合には、浮動小数点数は2進表示である。したがって、101.011の形の2進数は、0.101011 $\times 2^3$ の形の浮動小数点数として書くことができ、その仮数は0.101011、指数は3、基底または基底は10であり、点は10進小数点でなく2進小数点と呼ばれる。もちろん、デジタル・コンピュータでは、指数3は2進数11となる。

2進浮動小数点数の加算を行なう場合、加算を正しく行なうには、両方の数を2進小数点に関して桁合せさせなければならないことが分かる。加算を実行する場合、加え合わせる両方の数が同じ指数をもたなければならない。その後は、仮数をそのまま加えることができる。

乗算では、いくつかの既知の技法のどれかを使って仮数を掛け合わせ、指数を加え合わせる。それ

- 7 -

乗算で必要なビット生成・圧縮と並行して行なうことができる。部分乗数を使って、和が $A \times B$ の結果に等しい2つの加数を得る。これらの加数、すなわち部分積は、Cオペランドのシフトと並行して求められる。

部分積を、最終積を得るために加え合わせなければならない2つの数に簡約するために、乗算に、少なくとも $\log(m)$ （ただし、 m は入力ワードのビット数）の時間がかかることは周知である。この乗算時間中にC項を $A \times B$ 演算の積と桁合せさせることにより、加算は乗算にほとんど遅延を追加しない。C項を桁合せし簡約した後、この2つの項の最終加算を行わなければならない。Cの指数がAとBの指数の和より $2m+1$ ビット以上小さい場合は、Cの結果は、AとBの乗算におけるどのビットよりも桁が低い。したがって、Cのビットは、 $A \times B$ の範囲から「シフトアウトされ」、積に使用されない。 $A \times B + C$ の演算で、Cの指数がAとBの指数の和よりわずかな（ m 未満の）値だけ大きい場合には、乗算の完成に必要

- 9 -

ぞれMビット幅及びNビット幅の仮数を有するAとBを掛け合わせる場合、結果の最大長が $M+N$ であることは明らかである。指数は両方の指数の加算によって生じる大きさになる。また、 $A \times B$ の結果に加えようとする数Cがこの結果と同じ指数を持たない可能性が大きく、したがって $A \times B$ の結果と正しく桁合せされるように数Cをシフトしなければならないことは明らかである。

本発明は、 $A \times B + C$ 型の演算を行なうものである。単純な乗算 $A \times B$ は $C=0$ とおくことにより実行でき、 $A + C$ という単純な加算は B （または A ）=1とおくことにより実行できるので、このような機構は、論理演算機構（ALU）の基礎として使用できることが理解できるはずである。

$A \times B + C$ （A、B、Cは m ビットの仮数と e ビットの指数をもつ浮動小数点数）の演算を考える。本発明では、Cオペランドは、CオペランドをAの指数+Bの指数-Cの指数に等しいビット数だけシフトすることにより、AとBの浮動小数点積と桁合せされる。本発明では、この動作は、

- 8 -

な加算からオーバーフローが生じる可能性がある。このオーバーフローは、繰上げのある場合に入力を増分する加算機構として機能する増分機構中のCシフト機構のオーバーフロー範囲に加えなければならない。

Cの指数がAの指数とBの指数の和よりも $m+1$ 以上大きい場合、乗加算演算の結果はCである。Cの指数がAの指数とBの指数の和よりも $2m+1$ 以上小さい場合は、乗加算演算の結果はCである。指数の差が $3m$ を超える場合は、結果はC（Cの指数の方が大きい場合）または $A \times B$ となる。したがって、（乗算に必要な） $2m$ ビットの加算機構及び（オーバーフロー範囲に必要な） m ビットの増分機構を使って、最終結果を生成しなければならない。次いで、先行ゼロを除去し、最大の精度をあげるため、 $3m$ の結果を正規化し丸めなければならない。

次に、本発明の好ましい実施例の構成図を示す第1図を参照する。指数演算機構10は、3つの指数 $EXP(A)$ 、 $EXP(B)$ 、 $EXP(C)$

- 10 -

を受け取る。指数演算機構 10 の主要機能は、 $EXP(A) + EXP(B) - EXP(C)$ の値を求めることであり、これは加算機構によって行なわれる。指数演算機構 10 は、符号付き数の処理などに関連する追加機能を有する。本発明は、符号ビットを有する符号付き数を使用することを意図するものである。ただし、0 の符号ビットは正数を示し、1 の符号ビットは負数を示す。符号ビットは、数の内部でのその使用が首尾一貫している限り、様々な場所に置くことができる。最も普通のシステムでは、符号ビットは最上位ビットの位置を占める。

符号付き数は、それ自体の補数形に変換すると、デジタル回路で容易に処理できる。本発明では、A、B、C の符号が指数演算機構 10 中で比較される。C の符号が $A \times B$ の結果と異なっていると比較機構 11 で判定された場合、シフト機構 14 の出力は（オーバーフローも含めて）、補数化機構 15 によって 1 の補数の形に補数化される。補数化機構 15 は、第 2 図に示すように構成するこ

- 11 -

N(C) のシフトされた出力が、部分乗算機構 12 からの部分積と共に、繰上げ／保管加算機構 16 に供給される。負のシフト演算 ($EXP(A) + EXP(B) - EXP(C)$) からのオーバーフローがある場合は、左シフトが行なわれる。C が A 及び B より桁が高い、すなわち $EXP(C) > EXP(A) + EXP(B)$ のときは常に、オーバーフローが生じることに留意されたい。

繰上げ／保管加算機構 16 は、3 つの入力と 2 つの出力をもつ、当技術分野で周知の通常の繰上げ／保管加算機構である。2 つの出力とは和及び繰上げ出力であり、それぞれ S 及び C で表わされる。

繰上げ／保管加算機構 16 の C 出力及び S 出力は全加算機構 18 に供給される。全加算機構 18 は、繰上げ／保管加算機構 16 からの C と S の 2 つの結果を加え合わせる、当技術分野で周知の通常の加算機構である。全加算機構 18 はまた、キャリー・イン（下位からの繰上り）を受け取るキャリー・イン (CI) 入力ポート、及び加法演算の

- 13 -

とができ、排他的 OR ゲート 40 及び 41 を含んでいる。当業者にとって明白なように、排他的 OR ゲートの数は、システム中で使用される 2 進数のビット数に依存する。補数信号を端子 15A で受け取ったときは常に、DATA IN が補数化され、DATA OUT として供給される。

それぞれ MAN(A) 及び MAN(B) で表わされる、A 及び B の仮数を部分乗算機構 12 が受け取る。部分乗算機構 12 の動作についてはさらにあとで説明する。部分乗算機構 12 は、A と B を掛け合わせるが、和が $A \times B$ である 2 つの加数から構成される部分積だけを与える。

MAN(C) で表わされるオペランド C の仮数は、シフト機構 14 に供給される。シフト機構 14 は、通常のシフト機構の方式で動作して、C を $EXP(A) + EXP(B) - EXP(C)$ の計算から求められる量だけ右へシフトする。この値がシフト機構 14 の入力側 14A に供給され、シフト機構がその入力 MAN(C) を左へシフトする量を制御する。C shifted で表わされる MA

- 12 -

結果実際にキャリー・アウト（上位への繰上げ）が生じる場合にキャリー・アウトを出すキャリー・アウト (CO) 出力ポートを備えている。

比較機構 11 からの信号も、リード線 17 を介して増分機構 20 に 1 の補数符号として供給され、第 1 ビット位置に置かれる。次いで、この信号は、増分機構 20 による増分の結果に応じて、最終的に補数化機構 22 の端子 22A に転送され、必要に応じて、補数化機構 22 での補数化をオンにしたりオフにしたりする。

CI は増分機構 20 から受け取られる。増分機構 20 はシフト演算機構 14 からオーバーフローを受け取る。増分機構 20 は、1 つの入力をゼロに設定すると、加算機構として機能する。すなわち、全加算機構 18 からの CO があり、この CO が加算機構 20 のキャリー・イン (CI) 入力ポートに供給される場合に、シフト機構 14 からのオーバーフローを増分する働きをする。増分機構 20 での増分の結果がキャリー・アウト (CO) をもたらす場合には、この CO が全加算機構 18 の上

- 14 -

記 C I 入力ポートに供給される。増分された出力は 20 A に供給される。

補数化機構 22 は、全加算機構 18 と増分機構 20 の出力を受け取り、受け取った値を補数化する。これは、上記のように符号付き数进行处理するために必要である。

正規化機構 24 は、先行ゼロを除去し、結果の精度を最大にする働きをする。正規化機構 24 は、先行ゼロを認識し、仮数をシフトして、それに応じて指数を増分または減分する働きをする回路なら、どれによっても実現できる。この演算を実行する特に高速の 1 つの回路は、1988 年 10 月 7 日付けで出願され、本出願人に譲渡された、「先行 0 / 1 予測機構 (Leading 0/1

Anticipator (LZA)」と題する関連米国特許出願第 255089 号に記載されている。この回路を用いると、結果を求める前に先行ゼロの決定が可能となり、したがって遅延が追加されることはない。

乗法加法演算の桁数を必要な精度、多くは入力

- 15 -

意されたい。これは、乗算機構と加算機構がいずれも 2 つの入力ポートと 1 つの出力ポート、すなわち合計 3 つのポートを有する従来技術よりも著しく少ない。したがって、4 アドレス・フィールドをもつ単一の命令が、組合せ乗算加算機構にアドレスすることができ、浮動小数点数演算用の命令の長さが著しく減少する。

パイプライン式レジスタを、全加算機構 18 と増分機構 20 の前に挿入すると好都合である。乗算と 2 つのオペランドへの簡約の遅延は加算の遅延と同程度なので、パイプラインの各段が都合よくバランスがとれる。さらに、ラッチしなければならないビット数は、大体 $4m$ (乗算) + m (オーバーフロー) であり、したがってパイプライン段の効率が上がる。

部分乗算機構 12 として使用できる一部の乗算ツリーは、C shifted を遅延なしに乗算に挿入できるようにする追加入力を有する (第 6 図)。ただし、最悪の場合のペナルティは、繰上げ/保管加算機構からのもので、サイクル・タイム中の

- 17 -

の原精度に一致させるために丸めが必要である。従来技術では 2 回の丸め演算が必要であった。1 つは乗算の後、1 つは加算の後で行なわれるものである。これら 2 回の丸め演算で、精度が失われることがある。たとえば、 $m = 8$ を使うと、

$$a = 0.11111110 \times 2^0$$

$$b = 0.10000001 \times 2^1$$

$$c = -0.1 \times 2^1 \text{ の場合、}$$

$$a \times b = 0.11111111111110 \times 2^0$$

$$(8 \text{ 桁で丸めると}) = 0.1 \times 2^1$$

$$a \times b + c = 0.1 \times 2^1 - 0.1 \times 2^1$$

$$= 0$$

1 回の演算を行なう場合は、

乗算の全精度が加算を通じて保持されるので、

$$a \times b + c = -0.00000000000001 \times 2^0$$

$$= -0.1 \times 2^{-13}$$

組み合わせた乗算機構と加算機構の入力ポート及び出力ポートの数は、3 つの入力ポートと 1 つの出力ポート、すなわち 4 ポートであることに留

- 16 -

わずか数パーセントである。このため、乗算を加算と組み合わせても、乗算の速度にわずかな影響しか及ばない。

部分乗算機構 14 は、上記のように、互いに加え合わせると所望の結果に等しくなる 2 つの部分積をもたらし。このような乗算機構を構成する方法は多数あるが、本発明の好ましい実施例では、ウオーレス・ツリーと呼ばれている構造を使って、かなり速い演算を実現する。

ウオーレス・ツリーの動作を理解するには、まず、第 3 図に示すようなアレイ・マルチプレクサの動作を理解するのが有用である。説明の都合上、2 個の 4 ビット数を掛け合わせるのに適合した 4 ビットのアレイ乗算機構を示す。本発明のほとんどの実施例では、ずっと多数のビットに作用することになる。この説明では、第 3 図の乗算機構は、数 $A_1 A_2 A_3 A_4$ と $B_1 B_2 B_3 B_4$ を掛け合わせる場合について示す。ただし、 A_1 及び B_1 は、それぞれ 4 ビット数 A 及び B の各ビットを表わす。

第 3 図の乗算機構は、複数のセル、50 ~ 53、

- 18 -

70~73、90~91、110~113から構成されている。これらの各セルは、それぞれANDゲート54~57、74~77、94~97、110~117を含む。各ANDゲートの入力は、それぞれ、掛け合わせようとする特定のA1とB1に結合され、ANDゲートは基本的には単一ビット乗算を行なう。このことは、1だけ及び0だけが掛け合わされ、その乗算の結果も1または0にしかならないことを考慮すると、直観的に明らかになる。ANDゲートはこの機能を提供する。

各ビットは個別に乗じることができ、個々の乗算の結果を加え合わせることも必要である。各セルはまた、全加算機構80~83、80~83、100~103、120~123を含む。これらの全加算機構は3つの入力ポートを有する。このうち2つの入力ポートは加え合わせようとするビット、すなわち多ビット加算機構における前の加算機構からのキャリー・インと次の加算機構のキャリー・インに向かうキャリー・アウトを受け取るためのものである。全加算機構80~83

- 19 -

3図に示したものとよく似ている。当業者なら理解できるように、このような構造が許されるのは、依然としてキャリー・アウトが第3図の乗算機構の場合と同じ重みをもつ列に加えられているためである。加算機構80~83は、もはやその隣接する加算機構からキャリー・インを受け取らないので、それらのキャリー・インは0に設定される。この乗算機構は、繰上げが同じ長さの経路を抜切らなくてよいので、より速くなるのは明白である。たとえば、83からのキャリー・アウトは、4個の加算機構、83、83、103、123を通過するだけでよい。この構造がもつと思われる2つの欠点は、この構造が最終結果でなく2つの部分積を生成することと、より多くの配線を使用することである。しかし、この2つの部分積は、18などの繰上げ/保管加算機構によって最終結果に導くことができる。

出力の各リードは部分積を含むが、たとえば、いくつかのリード対、すなわち141と142、143と144、145と146は同じ重みをも

- 21 -

はアレイ中の第1グループなので、その入力の1つは、それぞれ0に設定されている。また、アレイ中の各行の最上位セルのキャリー・アウトは、その下のセルの入力ポートに送られる。この型式の構造は、ある数の各桁に乗数の1桁を掛けるという人間が筆算で行なうのと同じ型式の加算を実行する。乗数中の後続の数の結果は、それぞれ10進法で1桁ずつ右にシフトされ、次いでシフトされた結果が加えられる。すると出力130~137が最終結果を有することになる。

このような乗算機構は、数が長い経路をたどるため、速度が遅い。たとえば、セル53からのキャリー・アウトは、最終結果に達する前に、8個のセル(53、52、73、72、93、92、113、112)を通過しなければならない。しかし、同様な方式に基づくはるかに速い乗算機構を作成することができる。

速い乗算機構の1つを第4図に示す。この乗算機構は、キャリー・アウトがすぐ下の左斜め下のセルのキャリー・インに供給される点以外は、第

- 20 -

ち、全加算機構によって加え合わされる。その他のリード、すなわち140、148、149、150も部分積を含むが、これらのビット位置での部分積はこの構造によって解決済みである。それらの部分積は、そのままで使用できるが、全加算機構に供給する場合には、全加算機構の入力の1つをゼロに設定する必要がある。この構造は第3図に示したもののよりかなり高速であるが、さらに改良を加えることが可能である。

第5図は、さらに高速の乗算機構を示す。第5図の乗算機構では、全加算機構のキャリー・アウトが単にその斜め下の加算機構にジャンプするのではなく、2行下に(やはり、その直ぐ左隣の列に)ジャンプする。この構造は、中間結果が通過する距離がさらに短いので、より高速である。出力161、162、163及び164、165、166及び167、168、169は、それぞれ、同じ重みをもち、繰上げ/保管加算機構によって加え合わされて、2つの出力をもたらす。リード170、171、及び172、173及び174、

- 22 -

176も、同じ重みを有する。リード160及び178は、既に1ビットになっており、したがって、加算機構を追加する必要はない。

第8図は、J. L. ベーア (Baer) の著書「コンピュータ・システム・アーキテクチャ

(Computer System Architecture)」(メリーランド州ロックヴィル、Computer Science Press、1980年刊)のpp. 108~110に記載されている、ウォーレス・ツリーの構成を示す。ウォーレス・ツリーは、基本的に、第5図の構成の拡張である。再び第5図を参照すると、63などの加算機構は、その入力うちの2つに0が加えられるだけなので、もはや不必要であることが理解される。多くの行がスキップされる状況では、第8図に示すようなウォーレス・ツリーが得られる。第8図のANDゲート200~211は、第5図のANDゲート50、71、92、113に対応する。説明の便宜上、第8図は12ビット乗算方式を示し、第5図は単に4ビット乗算機構である。重要なことであるが、入力249は、22

- 23 -

しか必要でない。入力と出力の合計数は10、すなわち繰上げ/保管加算機構の場合の2倍なので、(7、3)加算機構への接続の合計数は、繰上げ/保管加算機構に必要な接続の1/2である。第7A図は繰上げ保管(3、2)加算機構260の入出力表現を示し、第7B図は(7、3)加算機構270のそれと同等の入出力表現を示す。

第8図は、C shifted を入力320に加え、シフト及び補数化動作に対して2つの(7、3)加算機構遅延を見込んである、28ビット乗算ツリーの好ましい実施例を示す。この乗算ツリーは、上記のウォーレス・ツリーと類似しており、7/3加算機構300~306を使用するように拡張されている。入力320は、第8図のウォーレス・ツリーの入力249に対応し、補数化機構からC shifted を受け取る。第8図の場合と同様に、ANDゲート290~296が、乗算を行なう。ANDゲートの構成が、7/3加算機構301、302、303それぞれの入力で反復される。上記のベーアの著書「コンピュータ・システム・アー

- 25 -

0、222、224、226への入力よりも3個の繰上げ/保管加算機構の遅延分だけ遅れることが必要である。この入力は、シフト機構が十分に高速であると仮定すると、シフト機構14及び補数化機構15からのC shifted でよく、繰上げ保管の遅延が追加されずに、乗算加算を行なうことができる。

乗算用配線の複雑さを最小限にするため、繰上げ/保管加算機構よりも強力な構造を用いて、ウォーレス・ツリーをさらに拡張することができる。繰上げ/保管加算機構は、重みが 2^0 の3つの入力、及び重みが 2^1 の1つの出力と重みが 2^0 の1つの出力の2つの出力を有する3/2加算機構(3、2)である。これは、5つの入力/出力接続を有し、入力より出力が1つ少ない。7/3加算機構(7、3)は、重みが 2^0 の7つの入力、及びそれぞれ重みが 2^0 、 2^1 、 2^2 である3つの出力を有する。この加算機構では出力が入力よりも4つ少ないので、繰上げ/保管加算機構と同じ機能を実行するのに1/4の(7、3)加算機構

- 24 -

キテクチャ」のpp. 108~110に述べられているようなブース・コード化を、ANDゲート290~296の場所で使用して、入力数を 28×2 まで増加させることができる。

F. 発明の効果

本発明によれば、 $A \times B + C$ 型の浮動小数点演算を実行するに際しての、必要なハードウェア、遅延、及び丸め誤差が減少するという優れた効果が得られる。

4. 図面の簡単な説明

第1図は、本発明の構成図である。

第2図は、本発明で用いる補数化機構の説明図である。

第3図、第4図、及び第5図は、本発明を説明するのに有用なアレイ乗算機構の説明図である。

第6図は、本発明で部分乗算機構として使用されるウォーレス・ツリーの説明図である。

第7A図は、本発明の部分乗算機構で使用され、(3、2)加算機構と記載される、繰上げ/保管加算機構の説明図である。

- 26 -





FIG. 3




FIG. 4





FIG. 5



220, 222, 224, 226, 228, 230, 240, 242, 244, 246, 250, 252 ... 繰上げ/保管/加算機構




FIG.7A




FIG.7B




FIG. 8

